IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Akio KITAMURA et al.

Serial No.: NEW APPLICATION

Group Art Unit:

Filed: August 26, 2003

Examiner:

For:

SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. § 119 is hereby claimed:

JAPAN 2002-315988 October 30, 2002

In support of this claim, a certified copy of said original foreign application is filed herewith. It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Date

Marc A. Rossi

Attorney Docket: FUJI:272

08/26/03

Registration No. 31,923

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月30日

出願番号

Application Number:

特願2002-315988

[ST.10/C]:

[JP2002-315988]

出願、人

Applicant(s):

富士電機株式会社

2003年 6月 5日

特 許 庁 長 官 Commissioner, Japan Patent Office 人名信一

【書類名】 特許願

【整理番号】 02P00127

【提出日】 平成14年10月30日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 29/78

【発明者】

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【発明者】

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【特許出願人】

【識別番号】 000005234

【氏名又は名称】 富士電機株式会社

【代理人】

【識別番号】 100088339

【弁理士】

【氏名又は名称】 篠部 正治

【手数料の表示】

【予納台帳番号】 013099

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9715182

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】第1導電型の半導体領域の表面部分に形成された第2導電型の ソース領域と、

前記半導体領域の、前記ソース領域から離れた表面部分に形成された第2導電型のドレイン領域と、

前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域 から離れた表面から形成されたトレンチと、

前記トレンチ内に充填された絶縁物と、

前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第2導電型のドレインドリフト領域と、

前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面 上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極と、

前記ソース領域に電気的に接続するソース電極と、

前記ドレイン領域に電気的に接続するドレイン電極と、

を具備し、

前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数 個形成され、前記トレンチが互いに対向する領域は、前記ドレインドリフト領域 /前記半導体領域/前記ドレインドリフト領域の3層からなる箇所を有し、該半 導体領域の表面層は前記ドレインドリフト領域が形成されることを特徴とする半 導体装置。

【請求項2】前記ドレインドリフト領域は前記半導体領域より不純物濃度の 高い第1導電型のウェル領域内に形成され、前記トレンチが互いに対向する領域 は、前記ドレインドリフト領域/前記ウェル領域/前記ドレインドリフト領域の 3層からなることを特徴とする請求項1に記載の半導体装置。

【請求項3】前記トレンチに沿って前記ドレインドリフト領域内に形成され

た第1導電型電界緩和層を有することを特徴とする請求項1または2に記載の半 導体装置。

【請求項4】前記トレンチ相互間のドレインドリフト領域の表面層にも前記第1導電型電界緩和層を有することを特徴とする請求項3に記載の半導体装置。

【請求項5】前記トレンチが互いに対向する側面に沿って、前記トレンチ内に絶縁物を介して導電体を有することを特徴とする請求項1ないし4のいずれかに記載の半導体装置。

【請求項6】第1導電型の電界緩和層が、前記ドレインドリフト領域と前記トレンチ内の絶縁物との境界部分に設けられていることを特徴とする請求項1ないし5のいずれかに記載の半導体装置。

【請求項7】第1導電型の半導体領域の表面部分に形成された第2導電型の ソース領域と、

前記半導体領域の、前記ソース領域から離れた表面部分に形成された第2導電型のドレイン領域と、

前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域 から離れた表面から形成されたトレンチと、

前記トレンチ内に充填された絶縁物と、

前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第2導電型のドレインドリフト領域と、

前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面 上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極と、

前記ソース領域に電気的に接続するソース電極と、

前記ドレイン領域に電気的に接続するドレイン電極と、

を具備し、

前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数 個形成され、

前記トレンチが互いに対向する側面に沿って、前記トレンチ内に絶縁物を介し

て導電体を有することを特徴とする半導体装置。

【請求項8】前記ソース領域側の前記導電体と前記トレンチとの間の絶縁物 の厚さよりも前記ドレイン領域側の前記導電体と前記トレンチとの間の絶縁物の 厚さの方が厚いことを特徴とする請求項7に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置に関し、特にパワーICに用いられる高耐圧MOSFE Tを構成する半導体装置に関する。

[0002]

【従来の技術】

従来より、縦型MOSFETにおいて、トレンチ内部にゲート電極を埋め込み 、トレンチ側面にチャネルを形成するようにした、いわゆるトレンチMOSFE Tが開発されている。このトレンチMOSFETには、セルピッチを縮小すると ともに、単位面積あたりのオン抵抗を低減することができるという利点がある。

パワーICに搭載される横型MOSFETにおいても、トレンチMOSFET に関していくつかの提案や報告はなされているが、未だ実用化に至っていない。

そのような提案の一つに、図11,図12および図13に示す構成がある(例 えば、特許文献1参照。)。図11,12,13は、この内容を示す図面であり 、図11は平面図、図12は、図11のK-Lで切断した断面図、図13は、図 $110 \mathrm{M-N}$ で切断した断面図である。 P 型シリコン基板1上に N ⁻延長ドレイ ン領域103が形成され、この領域内に複数のトレンチ102が形成されている 。トレンチ102の周りには側面P型拡散層114が形成されている。また、N -延長ドレイン領域103内にはP型拡散層115が形成されている。トレンチ 102を形成し、トレンチ102の周囲にP型拡散層114,115が形成され ているため、P型シリコン基板101および上側のP型拡散層114からのPN 接合では空乏化できなかった N^- 延長ドレイン領域103が空乏化され、 N^- 延長 ドレイン領域103の全域が容易に空乏化できるようになる。そして、N⁻延長 ドレイン領域103を従来より低抵抗にしても、ドレイン・ソース間に乗じた電

圧を緩和できる距離まで空乏層を伸ばすことが可能である。

[0003]

【特許文献1】

特開平 9-321291号公報(第3~4頁、図1~4)

[0004]

【発明が解決しようとする課題】

本発明は、特にドレイン抵抗の装置全抵抗に占める割合の高い、50V以上の耐圧を有する横型高耐圧トレンチMOSFETにおいて、必要耐圧を確保しつつオン時には前記した従来技術のものよりも単位面積あたりのオン抵抗を低減することができる構造の半導体装置を提供することを目的とする。

[0005]

【課題を解決するための手段】

上記目的を達成するため、本発明にかかる半導体装置は、第1導電型の半導体 領域の表面部分に形成された第2導電型のソース領域と、

前記半導体領域の、前記ソース領域から離れた表面部分に形成された第2導電型のドレイン領域と、

前記半導体領域の、前記ソース領域とドレイン領域との間で、前記ソース領域 から離れた表面から形成されたトレンチと、

前記トレンチ内に充填された絶縁物と、

前記ドレイン領域と接続され前記トレンチの側面および底面を囲んで前記半導体領域に前記ソース領域から離れて形成された第2導電型のドレインドリフト領域と、

前記半導体領域の、前記ソース領域と前記ドレインドリフト領域との間の表面 上に形成されたゲート絶縁膜と、

前記ゲート絶縁膜上に形成されたゲート電極と、

前記ソース領域に電気的に接続するソース電極と、

前記ドレイン領域に電気的に接続するドレイン電極と、

を具備し、

前記トレンチは、前記ゲート絶縁膜直下に形成されるチャネルの幅方向に複数

個形成され、前記トレンチが互いに対向する領域は、前記ドレインドリフト領域 /前記半導体領域/前記ドレインドリフト領域の3層からなる箇所を有し、該半 導体領域の表面層は前記ドレインドリフト領域が形成されるものである。

[0006]

この発明によれば、オン時に、トレンチ側面、トレンチ底面および基板表面の 3 経路で電流が流れることにより、単位面積あたりのオン抵抗を低くできる。複 数のトレンチのそれぞれの間には第2導電型のドレインドリフト領域/第1導電 型の半導体領域/第2導電型のドレインドリフト領域の3層構造が形成されてい るため、トレンチの側面に半導体領域が存在しないものと比べるとpn接合部の 面積が増え、ドレインドリフト領域のN型不純物濃度に対するP型不純物濃度の 割合が増えることからドレインドリフト領域全域を容易に空乏化できる。よって 、ドレインドリフト領域を高濃度化することができるため、耐圧と単位面積あた りのオン抵抗のトレードオフが改善される。

[0007]

また、本発明にかかる半導体装置は、前記トレンチに沿ってドレインドリフト 領域内に形成された第1導電型電界緩和層を有するものとする。

この発明によれば、半導体領域と電界緩和層にドレインドリフト領域が挟まれ それぞれのpn接合から空乏層が拡がるため、ドレインドリフト領域をさらに低 抵抗化することができ、オン抵抗を低減できる。

また、前記トレンチ内にトレンチが互いに対向する側面に絶縁膜を介して導電 体を有するものとする。

この発明によれば、導電体がフィールドプレート効果を有し、対向するトレン チ側面のドレインドリフト領域の空乏化が促進されるため、高濃度とすることが でき装置を低抵抗とすることができる。この場合、トレンチが互いに対向するト レンチ間がドレインドリフト領域のみで形成されているものについても有効であ る。

[0008]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお

、各図においては付記した寸法を厳密に反映しているわけではない。以下の各実施の形態においては、P型を第1導電型とし、N型を第2導電型として説明するが、本発明はその逆でも成り立つのは勿論である。 実施の形態 1.

図1は、本発明の実施の形態1にかかる半導体装置の要部を示す平面図である

[0009]

この半導体装置は、P型の半導体領域1、トレンチ2、N⁻ドレインドリフト領域3、トレンチ2内を埋める絶縁物4、Pウェル領域5、Pベース領域6、N+ソース領域7、N+ドレイン領域8、酸化物よりなるゲート絶縁膜9、ポリシリコンよりなるゲート電極10、層間絶縁膜11、ソース電極12、ドレイン電極13、パッシベーション膜14、およびモールド樹脂15を備えており、横型トレンチMOSFETを構成する。ここでPウェル領域5は形成されなくとも構わない。

図2は、図1に記すA-Bで切断した断面図であり、図3は、図1に記すC-Dで切断した要部断面図である。

[0010]

トレンチ 2 は、P型半導体領域 1 の表面部分において、その表面から形成されており、絶縁物 4 で充填されている。 N^- ドレインドリフト領域 3 はトレンチ 2 の側面および底面を囲むように形成されている。P ウェル領域 5 は、 N^- ドレインドリフト領域 3 の外側に隣接して形成される。 N^+ ソース領域 7 は、P ベース領域 6 の表面部部において、 N^- ドレインドリフト領域 3 から離れて形成されている。 N^+ ドレイン領域 7 は、 N^- ドレインドリフト領域 3 の、トレンチ 2 に対してドレイン側(ソース側の反対側)の表面部分に形成されている。

ゲート絶縁膜 9 は、 N^+ ソース領域 7 から N^- ドレインドリフト領域 3 のソース側部分に至る表面上に形成されている。ゲート電極 1 0 はゲート絶縁膜 9 上に、基板表面に対して平行に形成されており、さらに、トレンチ 2 の上まで伸長されている。層間絶縁膜 1 1 はゲート電極 1 0 およびトレンチ 2 の上部を覆っている。ドレイン電極 1 3 は、 N^+ ドレイン領域 7 に電気的に接続しており、層間絶縁

膜11の表面に沿ってトレンチ2の上まで、基板表面に対して平行に伸長されている。ソース電極12は、Pベース領域6およびN⁺ソース領域7に電気的に接続しており、層間絶縁膜11の表面に沿ってトレンチ2の上まで、基板表面に対して平行に伸長されている。ドレイン電極13とソース電極12とは当然のことながら離れており、絶縁されている。パッシベーション膜14は半導体装置全体を被覆している。モールド樹脂15は、上述した構成の半導体装置を気密封止する。

[0011]

図3に示すとおり、本発明は、トレンチ2の間にP型の不純物領域であるPウェル領域5が存在する。

[0012]

その後、200Åのゲート絶縁膜9を形成し、その上にポリシリコンを堆積しフォトエッチング技術によりゲート電極10を形成する。このゲート電極10のドレイン側の端はトレンチ2上に張り出して形成される。ゲート電極10のもう

一方の端部 (ソース側の端部) によるセルフアラインで、半導体領域1の表面部 分にPベース領域6、N⁺ソース領域7を形成する。Pベース領域6が、N⁺ソー ス領域7の底部及び側面を囲む。 N^+ ソース領域7と同時、または別々にトレン f(20反対側の N^- ドレインドリフト領域 3 の表面部分に N^+ ドレイン領域 8 を形 成する。層間絶縁膜11を堆積した後、ソース電極12をトレンチ2上に張り出 して形成し、またドレイン電極13をトレンチ2上に張り出して形成する。最後 に、プラズマ窒化膜よりなるパッシベーション膜14を被着し、モールド樹脂中 に封入する。従来の横型DMOSFETの製造工程に、トレンチ2の形成工程お よびトレンチ2を埋める絶縁物4の充填工程が増えるだけで、特に困難な工程は ない。

[0013]

上述した実施の形態1によれば、トレンチ2を複数形成しその側面にも N^- ドレインドリフト領域3が形成されるためトレンチ2の側面にも電流が流れ、オ ン抵抗が低減し、さらに、複数のトレンチ2の間にP型不純物領域であるPウェ ル領域 5 が存在する構成とすることで、 N^- ドレインドリフト領域 3 とP ウェル 領域 5 との p n 接合面積が増え、N ドレインドリフト領域 3 の空乏化を促進す る。 N^- ドレインドリフト領域3を髙濃度化することができるため、耐圧と単位 面積あたりのオン抵抗のトレードオフが改善される。

この実施の形態では、Pウェル領域5を形成したが、複数のトレンチ2の間が P型の領域であればよく、Pウェル領域5は形成されなくともよい。Pウェル領 域 5 を形成しない場合は、P型半導体領域 1 がその領域に存在し、上記に述べた 作用効果を奏するものである。

実施の形態2.

図4は、本発明の実施の形態2にかかる半導体装置の要部を示す図であり、(a) は要部斜視図、(b) はE-Fで切断した要部断面図である。実施の形態2 は、実施の形態1のトレンチ2側面および底面にN-ドレインドリフト領域3よ りも浅いP⁻電界緩和層16を形成したものである。なお、Pウェル領域5は形 成していないが形成しても勿論かまわない。

[0014]

 P^- 電界緩和層16を形成することにより、 N^- ドレインドリフト領域3は半導体領域1と P^- 電界緩和層16とに挟まれる構成となり、 N^- ドレインドリフト領域3はPウェル領域5および P^- 電界緩和層16の両方から空乏化される。

よって、例えば実施の形態1においてP⁻電界緩和層16をさらに設けた構成とすると、N⁻ドレインドリフト領域3の高濃度化が可能となる。

特に複数のトレンチ2の間は図4 (b) に示すように、P⁻電界緩和層16/N⁻ドレインドリフト領域3/P型半導体領域1/N⁻ドレインドリフト領域3/P⁻電界緩和層16からなる5層構成となっているため、最適化によってスーパージャンクションを形成し得る。これにより単位面積あたりのオン抵抗を低減することができる。

[0015]

つぎに、図4に示す構成の半導体装置の製造方法について説明する。比抵抗が $10\sim15\Omega$ cmのP型CZ基板の表面層に選択的に、トレンチ2を長さ 3μ m、幅 2μ m、深さ 2μ m、トレンチの間隔 3μ mで、ゲート絶縁膜8直下の半導体領域1の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、底面には垂直にイオン注入で、リンを注入する。その後トレンチ2の側面および底面にNードレインドリフト領域3と同様にボロンをイオン注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにCVD酸化膜によりトレンチ2を充填する。

実施の形態3.

図5は、本発明の実施の形態3にかかる半導体装置の要部断面図である。

[0016]

実施の形態3は、実施の形態2において形成されたP⁻電界緩和層16を複数

のトレンチ2に挟まれた半導体領域1の表面層にも形成したものである。

このような構成とすると、半導体領域1の表面層に形成されたN⁻ドレインドリフト領域3も高濃度化することができ、実施の形態2に比べさらにオン抵抗を低減することができる。

つぎに、図5に示す構成の半導体装置の製造方法について説明する。CVD酸 化膜によりトレンチ2を充填するまでは、実施の形態2と同様に形成する。

次に、マスクを形成し、トレンチ2の間の半導体領域1表面に、リンをイオン注入し、さらに、ボロンをイオン注入する。その後1150℃60分ドライブをし、トレンチ2の側面、底面およびトレンチの間の半導体領域1の表面層にN⁻ドレインドリフト領域3および電界緩和層16を形成する。その後は、実施の形態2と同様に形成する。このように形成することで、実施の形態2よりもN⁻ドレインドリフト領域3の不純物濃度を高くすることができるので、オン抵抗を低減できる。

実施の形態4.

図6は、本発明の実施の形態4にかかる半導体装置の要部を示す図であり、(a) は要部斜視図、(b) はG-Hで切断した要部断面図である。

[0017]

実施の形態4は、実施の形態1のトレンチ2内に図示しない絶縁物4を介して 導電体17を形成したものである。この導電体17は、層間絶縁膜10を貫通す るコンタクト部(図示せず)を形成して、このコンタクト部を介して例えばソー ス電極12に電気的に接続されている。なお、Pウェル領域5は形成していない

導電体17のフィールドプレート効果により、複数のトレンチ2間のN⁻ドレインドリフト領域3が空乏化されるので、N⁻ドレインドリフト領域3の高濃度化により、単位面積あたりのオン抵抗が低減される。

[0018]

つぎに、図 6 に示す構成の半導体装置の製造方法について説明する。比抵抗が $10\sim15\Omega$ c mの P型 C Z 基板の表面層に選択的に、トレンチ 2 を長さ 3 μ m 、幅 1 μ m、深さ 2 μ m、トレンチの間隔を 3 μ mで、ゲート絶縁膜 8 直下の半

導体領域1の表面層に形成されるチャネルの幅方向に、複数個形成する。その側面には斜めイオン注入で、トレンチ底面には垂直にイオン注入で、リンをイオン注入する。その後トレンチ側面と底面を熱酸化により酸化し、さらにCVD酸化炭によりトレンチ2を絶縁物4で充填する。絶縁物4にフォトエッチング技術によりトレンチを形成し、そのトレンチ内に不純物をドープしたポリシリコンを充填して導電体17とする。その後は、実施の形態1と同様に形成する。このように、実施の形態1と比べてN⁻ドレインドリフト領域の高濃度化が可能である。実施の形態5.

図7は、本発明の実施の形態5にかかる半導体装置の要部断面図である。

[0019]

実施の形態 5 は、実施の形態 4 において形成された複数のトレンチ 2 に挟まれら領域がN ドレインドリフト領域 3 で占められており、半導体領域 1 が存在しない。この構成では、導電体 1 7 により複数のトレンチ 2 に挟まれた領域のN ドレインドリフト領域 3 の空乏化を図ることができる。製造方法としては、トレンチの間隔を 1 μ m に変更して形成する以外は実施の形態 4 と同様に形成できる

実施の形態6.

図8は、本発明の実施の形態6にかかる半導体装置の要部断面図である。

[0020]

実施の形態 6 は、実施の形態 4 において形成された導電体 1 7 の変形例を示すものであり、実施の形態 4 において一つのトレンチ 2 内に 2 つの導電体 1 7 を形成していたものを本実施の形態では一つのみとしたものである。トレンチ 2 内に導電体 1 7を一つのみ形成すればよいので、実施の形態 4 に比べてトレンチの幅を狭くすることができ、よって、トレンチ 2 の数を増やすことができるためオンを狭くすることができる。この実施の形態では、トレンチ幅を 1 μ m とした。実施の形態 7.

図9は、本発明の実施の形態7にかかる半導体装置の要部を示す図であり、(a)はトレンチ部の平面図であり、(b)および(c)はその変形例を示すトレンチ部の平面図である。

[0021]

図9(a)は、トレンチ2内に絶縁物4を埋め込んだ後、絶縁物4にトレンチを形成し、導電体17をトレンチ2の側面に平行に埋め込んだものであり、さらに、ドレイン側のトレンチからの距離×1の方が、ソース側のトレンチからの距離w1より大きくなっている。これは、図10に(a)に示すように、等電位線がドレイン側で集中するため、この集中を緩和させるため絶縁物を厚くし、かつ、導電体17は、ソース側側面においてもフィールドプレート効果によりN⁻ドレインドリフト領域を高濃度にできるため、ソース側は薄く形成したものである

[0022]

さらに図9(b)および(c)は、トレンチ2内に形成した導電体17が幅方向の側面と平行となっておらず、ドレイン側の絶縁物4の厚さ×2,×3および z1,z2がソース側の絶縁膜4の厚さw2,w3およびy1,y2より厚くなっている。この構成は素子の耐圧を高くした場合に有効である。図10(b)に記載のように図10(a)に比べて等電位線を緩和することができる。しかしながら、絶縁物4を厚くするとフィールドプレート効果が小さくなるため、ソース側の絶縁物4は、できるだけフィールドプレート効果を作用させるために薄く形成する。

[0023]

以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。また、実施の形態1~実施の形態4を任意に組み合わせることができる。

[0024]

【発明の効果】

本発明によれば、MOSFETのチャネル幅方向に複数のトレンチを有し、トレンチの底面および側面にN⁻ドレインドリフト領域が形成される半導体装置において、トレンチ間にP型不純物領域を有するため、N⁻ドレインドリフト領域を高濃度化することができるため、耐圧と単位面積あたりのオン抵抗のトレードオフが改善された半導体装置を提供できる。

【図面の簡単な説明】

【図1】

本発明の実施の形態1にかかる半導体装置の要部を示す平面図である。

【図2】

図1のA-Bで切断した断面図である。

【図3】

図1のC-Dで切断した要部断面図である。

【図4】

本発明の実施の形態2にかかる半導体装置の要部を示す図で、(a)は斜視図であり(b)はE-Fで切断した断面図である。

【図5】

本発明の実施の形態3にかかる半導体装置の要部を示す図で、(a)は斜視図であり(b)はG-Hで切断した断面図である。

【図6】

本発明の実施の形態 4 にかかる半導体装置の要部を示す図で、(a)は斜視図であり(b)は I-Jで切断した断面図である。

【図7】

本発明の実施の形態5に係る半導体装置の要部断面図である。

【図8】

本発明の実施の形態6に係る半導体装置の要部断面図である。

【図9】

本発明の実施の形態7に係る半導体装置の要部を示す図であり、(a)はトレンチ部の平面図であり、(b)および(c)はその変形例を示すトレンチ部の平面図である。

【図10】

本発明の導電体の作用を示す要部平面図である。

【図11】

従来の半導体装置の要部を示す平面図である。

【図12】

図7のK-Lで切断した断面図である。

【図13】

図7のM-Nで切断した断面図である。


【符号の説明】

- 1 半導体領域
- 2 トレンチ
- 3 N ドレインドリフト領域
- 4 絶縁物
- 5 Pウェル領域
- 6 Pベース領域
- 7 N⁺ソース領域
- 8 N⁺ドレイン領域
- 9 ゲート絶縁膜
- 10 ゲート電極
- 11 層間絶縁膜
- 12 ソース電極
- 13 ドレイン電極
- 14 パッシベーション膜
- 15 モールド樹脂
- 16 電界緩和層
- 17 フィールドプレートとなる導電体


【書類名】

図面


【図1】




【図2】




【図3】




【図4】







【図5】




[図6]







[図7]





【図8】




【図9】









[図10]







【図11】



【図12】



【図13】



【書類名】 要約書

【要約】

【課題】 単位面積あたりのオン抵抗を低減した半導体装置を提供する。

【解決手段】 第1導電型の半導体基板1にトレンチ2を、チャネル幅方向に複数個形成し、このトレンチ2の側面および底面を囲むように第2導電型ドレインドリフト領域3を形成し、トレンチ2の内部を絶縁物4で充填した、横型高耐圧MOSFETにおいて

複数個のトレンチの間に第1導電型不純物領域を有するものとする。

【選択図】 図3

出願人履歴情報

識別番号

[000005234]

1. 変更年月日 1990年 9月 5日

[変更理由] 新規登録

住 所 神奈川県川崎市川崎区田辺新田1番1号

氏 名 富士電機株式会社